⑩ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A)

昭62-287704

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)12月14日

H 03 F 3/50 3/343 6628-5 J Z-6628-5 J

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

レベルシフト回路

藤

②特. 願 昭61-131221

②出 願 昭61(1986)6月6日

砂発 明 者 伊

雅

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

⑪出 願 人 株式会社東芝

川崎市幸区堀川町72番地

20代 理 人 并理士 鈴江 武彦 外2名

明 細 書

1. 発明の名称

レベルシフト回路

2. 特許請求の範囲

(1)入力信号がペースに与えられる NPN 形トランジスタを有する入力段エミッタフォロア回路の出力端と電源 端との間に直列に接続された NPN 形トランジスタのペース・エミッタ間 UE を用いたレベルシフト部によりレベルシフトされた信号がペースに与えられる NPN 形トランジスタを有する出力段エミッタフォロア 回路とを具備することを特徴とするレベルシフト回路。

(2)前記レベルシフト部は、直列接続された複数個のダイオードであることを特徴とする前記符 許額水の範囲第1項記載のレベルシフト回路。

(3) 前記レベルシフト部は、 NPN 形トランジス タのベース・エミッタ間電圧を通倍または通分す る回路であることを特徴とする前配特許請求の範 囲第1項記載のレベルシフト回路。

(4) 前記電流源は抵抗素子または定電流源であることを特徴とする前記特許請求の範囲第1項乃 至第3項のいずれか1項記載のレベルシフト回路。

(5) 前記電流源は抵抗素子であり、前記入力段 エミッタフォロア回路は前記 NPN 形トランジスタ のエミッタに抵抗素子が接続されてなることを特 敬とする前配特許請求の範囲第 1 項乃至第 3 項の いずれか 1 項配載のレベルシフト回路。

3. 発明の詳細な説明

「発明の目的]

(産業上の利用分野)

本発明は、リニア集積回路に形成されるレベルシフト回路に係り、たとえばFMラジオ受信機の中間周波増幅段などの高周波領域に使用されるものである。

(従来の技術)

リニア集秩回路に形成されるレベルシフト回路は、従来、第7図あるいは第8図に示すように 構成されていた。即ち、第7図において、入力段 エミッタフォロアフIはVcc 電源端と接地端との間にNPN形トランジスタファかよび抵抗案子ファが直列に接続されてなり、その入力として直流がイフス電圧Vsiasを有する入力の号電圧vinが導かれている。フィはレベルシフト用のエミッタファウェロアであり、Vcc 電源端と接地端とののに接続されてなり、このトランジスタフをのベースが前記入力段トランジスタフをのベースが前記入力段トランジスタフをのカカ場に接続され、上記トランジスタフをのカカの出力信号電圧voutが取り出される。

一方、第8図においては、入力段エミッタフォロア 1 1 の NPN 形トランジスタ 1 2 のコレクタにレベルシフト用の NPN 形トランジスタ 8 1 がカスコード接続され、このトランジスタ 8 1 のコレクタが抵抗案子 8 2 を介して Vcc 電源端に接続されており、上記トランジスタ 8 2 のペースに基準電圧(直流電圧) Vres が与えられている。

ところで、前記第7図のレベルシフト回路は、 出力部にラテラル PNP 形トランジスタ16を使用

を目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明のレベルシフト回路は、入力信号がベースに与えられる NPN 形トランジスタを有する入力段エミッタフォロア回路と、この入力段エミッタフォロア回路の出力端と電源端とのの間に直列に接続された NPN 形トランジスタの で ここのレベルシフト 部によりレベルシフトで 在 で で で ない で しょう ない で いっとり で で で で で で で ない で しゃっと いっと と と を 特徴とする。

(作用)

入力段エミッタフォロアのエミッタに接続されるシフトレベル部として、NPN 形トランジスタのベース・エミッタ間を用いているので、ラテラル PNP 形トランジスタを用いる場合に比べて高周波特性が良く、カスコード接続の NPN 形トランジスタおよびそのベース・パイアス電源を用いる場

しているので、とのトランジスタ 7 6 の遮断周波 数 f_τ が問題になるような高周波領域では電流増幅 率 β (jω) の低下を起こし、振幅、位相特性が悪化 し、波形歪、過度応答の悪化をまねいてしまう。

一方、第8図のレベルシフト回路は、ラテラルPNP形トランジスタを使用せず、NPN形トランジスタのカスコード接続を使用しているので、高周波領域においても良好な伝達特性を持ち得る。しかし、NPN形トランジスタ81のベースパイアス電位Vrefを与えるための安定化電源が必要であり、回路素子数が多くなる。また、上記パイアス電位Vrefにより入出力のダイナミックレンジが制限され、低電源電圧動作には不向きである。

(発明が解決しようとする問題点)

本発明は、上記したようなラテラル PNP 形トランジスタを使用することに伴なり問題点、および NPN 形トランジスタのカスコード接続に伴なり問題点をそれぞれ除去すべくなされたもので、高周波特性が良く、回路素子使用数が少なく、低電圧動作が可能なレベルジフト回路を提供すること

合に比べて回路索子使用数が少なく、しかもダイナミックレンジの制限が少ないので低電圧動作が 可能になる。

(寒焼例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

案子 R * が直列に接続されてなり、その入力としてレベルシフト部 2 によりレベルシフトされた信号(本例ではレベルシフト部 2 および抵抗素子 R * の相互接続点の信号)が与えられ、出力増から出力信号進圧 vout が取り出されるものである。

また、上記レベルシフト回路によれば、入力段トランジスタQI、抵抗素子RI、RI、複数個のダイオードD、出力段エミッタフォロア3からなり、構成は簡素であり、使用回路架子数はありのに示した従来例のようにカスコード接続のトランジスタをよびそのペースパイアス電源を必要とするものに比べて少なくて済み、上記ペースパイアス電源によるダイナミック・レンジの制限を受けないので低電圧動作が可能になる。

本発明は上配突施例に限らず、たとえば第2図乃至第6図に示すよりに種々の変形実施が可能である。第2図の回路は、第1図の回路におけるダイオードDが2個の場合であり、抵抗来子R1に代えて定電流II用の定電流源(を用いたものである。

ととて、 $v_{a(min)} > R_1 \times I_1$ になるように R_1 . I_1 を設定すると、 v_a が $R_1 \times I_1 \lesssim v_a \lesssim V_{cc} - 2 V_{aE}$ の範囲でリニア動作が得られる。また、定電流源 4 を用いているので、消費電流の V_{cc} 恒圧依存性 が改善されている。第 3 図の回路は、第 1 図の回

Cuもほぼ短絡されており、この点でも高周波特性が良くなる一因となっている。なお、上記レベルシフト回路においては、入力閾値電圧を有しており、入力段トランジスタQ1のエミッタ電位 va が

$$\frac{R_{i}}{R_{i}+R_{s}} (V_{CC}-n\cdot V_{BE}) \cdots \cdots (1)$$

以下になると入力段トランジスタQ1 がオフ状態 になるので、上記トランジスタQ1 のエミッタ塩 位 va のとり得る最小電圧 va(min) が

$$v_{a(min)} = V_{sias} - \frac{1}{2} v_{inp-p} - V_{sz(q_1)}$$

$$> \frac{R_1}{R_1 + R_2} (V_{cc} - n \cdot V_{sz}) \cdots (2)$$

が常に成り立つよりに信号のとり得る最大値 ▼inp-pを考慮して Vcc 電圧、 Vsias 電圧、抵抗策 子RI , R g の抵抗値を設定しなければならない。 上式(2)中、 Vsg はダイオードDを構成するトラン ジスタのペース・エミッタ間電圧、 Vsg(qi) は入 入段トランジスタQI のペース・エミッタ間電圧 である。

路にかけるダイオードが 2 個の場合であり、抵抗 素子 R 1 に代えて定電流 I_2 用の定電流源 5 を用 いたものである。 ここで、 I_2 $> \frac{V_{cc}-2V_{BE}}{R_2}$ となる ように R 2 , I_2 を設定すれば v_a が $0 \lesssim v_a \lesssim V_{cc}-2V_{BE}$ の範囲でリニア動作が可能で り、 $v_a(min)$ が接地レベルの信号まで取り扱うことが可能になり、 第 2 図の回路よりも取り扱うことのできる信号振幅レベルの V_{cc} 電圧依存性が改 替されている。 第 4 図の回路は、 第 1 図の回路に かけるダイオード D が 2 個の場合であり、抵抗案 子 R 2 に代えて定電流 I_1 用の定電流源 4 を用いると共に抵抗案 I_1 に代えて定電流 I_2 用の定

フト部として NPN 形トタンソスタ Q s のペース・エミッタ間に抵抗素子 R 。を接続すると共にコレクタ・ペース間に抵抗素子 R 。を接続してなる V s m 電圧 延倍回路 6 を用いたものである。これによって、レベルシフト量を V s m 電圧の実数倍、つまり(1+Rs/R4) V s m だけ設定することが可能である。また、 I s > I 1 に設定すると、 v m が

 $0 \lesssim v_a \lesssim V_{cc} - (1 + \frac{R_s}{R_4}) V_{BE}$ の範囲でリニア動作が可能である。第 6 図の回路は、第 5 図の回路の V_{BE} 電圧通倍回路 6 に代えて、 NPN 形トランシスタ Q a のコレクタ・ベース相互を接続すると共にベース・エミッタ間に抵抗素子 R a , R r を直列に接続してなる V_{BE} 電圧通分回路 7 を用いたものであり、上記抵抗素子 R a , R r の接続点(通分出力端)の信号を出力段エミッタフォロアに入力するようにしたものである。これは、レベルシフト量を V_{BE} 電圧の実数分の 1 に設定したい場合に使用される。

[発明の効果]

上述したように本発明のレベルシフト回路に

よれば、入力段エミッタフォロアのエミッタ出力 端にNPN形トランジスタのペース・エミッタ間を 用いたレベルシフト部を接続して信号電圧を高電 位側にレベルシフトするようにしたので、高周波 特性が良く、回路案子使用数が少なく、低電圧動 作が可能になる。したがって、リニア集積回路に おけるたとえば10.7 MHz 用の増幅器に応用して 好適である。

4. 図面の簡単な説明

第1図は本発明のレベルシフト回路の一実施例を示す回路図、第2図乃至第6図はそれぞれ他の実施例を示す回路図、第7図および第8図はそれぞれ従来のレベルシフト回路の相異なる例を示す回路図である。

1 … 入力段エミッタフォロア、 2 … レベルシフト部、 3 … 出力段エミッタフォロア、 6 , 5 … 定電流源、 6 … V_{B E} 電圧通倍回路、 7 … V_{B E} 電圧通分回路、 Q ~ Q g … NPN 形トランジスタ、 R 1 ~ R g … 抵抗素子、 D … ダイオード。

